剑网3指尖江湖李承恩:高速PCB設計之電子系統設計所面臨的挑戰  

發布時間:2019年05月25日 17:05    發布者:JLCS

 隨著系統設計復雜性和集成度的大規模提高,電子系統設計師們正在從事100MHZ以上的電路設計,總線的工作頻率也已經達到或者超過50MHZ,有的甚至超過100MHZ。目前約50% 的設計的時鐘頻率超過50MHz,將近20% 的設計主頻超過120MHz。
  當系統工作在50MHz時,將產生傳輸線效應和信號的完整性問題;而當系統時鐘達到120MHz時,除非使用高速電路設計知識,否則基于傳統方法設計的PCB將無法工作。因此,高速電路設計技術已經成為電子系統設計師必須采取的設計手段。只有通過使用高速電路設計師的設計技術,才能實現設計過程的可控性。

(二)、什么是高速電路

  通常認為如果數字邏輯電路的頻率達到或者超過45MHZ~50MHZ,而且工作在這個頻率之上的電路已經占到了整個電子系統一定的份量(比如說1/3),就稱為高速電路。
  實際上,信號邊沿的諧波頻率比信號本身的頻率高,是信號快速變化的上升沿與下降沿(或稱信號的跳變)引發了信號傳輸的非預期結果。因此,通常約定如果線傳播延時大于1/2數字信號驅動端的上升時間,則認為此類信號是高速信號并產生傳輸線效應。
    信號的傳遞發生在信號狀態改變的瞬間,如上升或下降時間。信號從驅動端到接收端經過一段固定的時間,如果傳輸時間小于1/2的上升或下降時間,那么來自接收端的反射信號將在信號改變狀態之前到達驅動端。反之,反射信號將在信號改變狀態之后到達驅動端。如果反射信號很強,疊加的波形就有可能會改變邏輯狀態。
(三)、高速信號的確定
上面我們定義了傳輸線效應發生的前提條件,但是如何得知線延時是否大于1/2驅動端的信號上升時間? 一般地,信號上升時間的典型值可通過器件手冊給出,而信號的傳播時間在PCB設計中由實際布線長度決定。下圖為信號上升時間和允許的布線長度(延時)的對應關系?!?br /> 戰就要來得更猛烈一點,PCB打樣降價繼續加碼:
1)嘉立創PCB打樣5元全國包郵繼續玩。
2)對于PCB打樣的所有工程費從50元調整為20元。
3)原來需要50元的現在只需要20元!降價幅度達150%。
4)PCB打樣板費從420元/平方米調整到350元/平方米,強調這是打樣板費,嘉立創的小批量板費早就從350元/平方米降到了280元/平方米。
TEL:18681569485  詳情請戳 //www.szjlc.com/s

歡迎分享本文,轉載請保留出處://www.mnueb.icu/thread-563892-1-1.html     【打印本頁】
您需要登錄后才可以發表評論 登錄 | 立即注冊

剑网3指尖江湖收费模式 www.mnueb.icu

廠商推薦

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
剑网3指尖江湖收费模式 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
回頂部